三星确认HBM5采用2纳米GAA工艺：速度较HBM4E提升50%以上

三星电子在下一代高带宽内存（HBM）的技术路线图上迈出决定性一步。三星半导体事业部技术开发室长具子铉7月27日在接受公司内部采访时确认，HBM5的基础芯片将采用GAA（全环绕栅极）结构的2纳米工艺，运行速度预计比当前HBM4E快50%以上。

2纳米GAA首度用于存储芯片

这是三星首次明确将2纳米GAA工艺引入HBM产品线。HBM内存的基础芯片（Base Die）是连接DRAM堆叠层与处理器之间的关键桥梁，其工艺水平直接影响数据传输带宽和功耗表现。

具子铉表示，三星将基于在4纳米HBM4基础芯片上积累的经验和技术竞争力，提前在HBM5中引入2纳米工艺。随着GAA架构从逻辑芯片向存储芯片延伸，HBM5有望在速度、功耗和集成度三个维度上实现代际跃升。

TSV集成度进一步提升

除工艺节点的跨越外，HBM5还将搭载更高集成度的硅通孔（TSV）技术。TSV是实现DRAM芯片垂直堆叠的核心互连手段，更高密度的TSV意味着可以在单位面积内打通更多数据传输通道，直接提升HBM的带宽上限。

具子铉还透露，三星计划将HBM、移动芯片、AI加速器、高性能计算、汽车电子和机器人等领域的客户合作进一步拓展，以HBM5为枢纽，构建覆盖多元应用场景的半导体生态。

AI算力驱动的HBM军备竞赛

HBM作为AI训练和推理芯片的标配内存，正成为各大存储厂商竞争最激烈的赛道。SK海力士目前在HBM市场份额领先，但三星正以激进的工艺路线图加速追赶。此前三星已宣布与Meta和Anthropic签订AI芯片代工大单，2nm制程积压订单逼近50万亿韩元。

7月27日同一天，韩国总统顾问金容范在新闻发布会上透露，三星电子与SK海力士将与英伟达等美国大型科技公司达成总价值高达9500亿美元的存储芯片供应合作，再次印证了HBM在AI供应链中的核心地位。

从工艺路径来看，三星选择在HBM5上直接跳过3纳米节点、切入2纳米GAA，体现出其在先进制程上加速追赶台积电的战略意图。GAA架构相比FinFET在漏电控制和性能功耗比上具有天然优势，特别适合HBM这种对功耗和带宽同时有极致要求的应用场景。如果HBM5的2纳米GAA方案能如期量产，三星有望在下一代AI内存标准的定义权上抢得先手。